چکیده:
ما از یک معماری متقاطع QCA کوپلار در طراحی تمام جمع کننده QCA استفاده کردیم که منجر به کاهش تعداد سلولهای QCA و مصرف منطقه بدون مجازات تأخیر میشود. این عمل تقاطع از Clock-Zone غیر همجوار برای دو سیم عبوری استفاده میکند. ما در ادامه تأثیر این دستاوردها را بر روی جمع کننده جریان QCA بررسی کردیم. این طرح ها با QCADesigner تحقق یافته، ارزیابی و آزمایش شده اند. برای مقایسه عملکرد با کارهای مرتبط قبلی، ما از یک تابع هزینه QCA و همچنین روش ارزیابی معمولی استفاده کردیم. ما به بهبود 23٪ تعداد سلول و 48٪ مساحت نسبت به طراحی کامل تمام جمع کننده QCA قبلی رسیدیم. نتایج مشابهی برای افزایشگر 4- ، 8- ، 16- ، 32- و 64 بیتی بدست آمد که به ترتیب برابر با 29٪ (22٪) ، 24٪ (51٪) ، 19٪ (54٪) ، 13٪ (69٪) و 9٪ (49٪) به همراه کاهش تعداد سلول (مصرف کمتر منطقه) هستند.