چکیده
یک ADC خط لوله کم توان، پر سرعت، توسط جایگزینی آمپلی فایرهای باقیمانده جلو دار با مدار بندی تیپ دلو پالسی و توسط جبران کردن خطاهای ورودی با استفاده از خطی سازی دیجیتال، پیاده می شود. ADC در CMOS 65 نانومتری پیاده سازی شده و 0.26 میلی متر مربع جا اشغال می کند. این در 200MS/s کار می کند، 11.5 Mw از یک منبع 1 ولتی مصرف کرده و به SNDR معادل 65 دسی بل در فرکانس های ورودی پایین و 57.6 دسی بل نزدیک نایکوئیست دست می یابد. Schreier FOM مبتنی بر SNDR متناظر به ترتیب 164.5 و 157 دسی بل است.
چکیده
این مقاله یک راه‌اندازی خط لوله‌ای ۴ مرحله‌ای ۱۲ بیت 110 MS/s یکپارچه SAR ADC را از طریق یک تک تقویت‌کننده عملیاتی با بهره پایین ارائه میدهد. یک تکنیک مبتنی بر نسبت کالیبراسیون خطای بهره بر اساس به اشتراک‌گذاری تک تقویت‌کننده عملیاتی به‌منظور کاهش پیچیدگی مدار دیجیتالی کالیبراسیون پیشنهادشده است. تنها یک سیگنال عدد شبه تصادفی برای انجام تزریق لرزش به کار گرفته‌شده است، اما خطاهای متعدد بهره را کالیبره می‌کند، و درنتیجه تسریع سرعت همگرایی، رهایی از کاهش سیگنال ورودی و به حداقل رساندن اصلاح آنالوگ با توجه به کالیبراسیون پس‌زمینه‌ای را انجام میدهد. اثربخشی معماری در تراشه‌های ۶۵ نانومتری CMOS که مساحت هسته آنالوگ آنها تنها mm20.12 است، تأیید شده است. ADC به‌طور متوسط ۶۳ دسی‌بل SNDR و ۷۵٫۲ دسی‌بل SFDR را در 110 MS/s با مصرف توان آنالوگ ۱۱٫۵ میلی وات از یک منبع ۱٫۲ ولت به دست می‌آورد. تنها ۴۰ هزار نقطه برای رسیدن به SNDR مطلوب با روش کالیبراسیون ارائه‌شده موردنیاز است.
1. مقدمه
در حال حاضر با مصرف توان کمتر به‌صورت ذاتی، SAR ADC خط لوله‌ای [۱] [۲] به یک توپولوژی جایگزین محبوب برای خط لوله مرسوم ADC تبدیل شده است. اتلاف توان کمتر، از MDAC ساده‌شده به دست می‌آید و تعداد مقایسه‌گرها را به دلیل جایگزینی فلاش با SAR در هر یک از زیر مرحله‌های ADC به حداقل رسانده است. یک تک تقویت‌کننده عملیاتی با دو گام خط لوله‌ای غالباً در طرح‌های قبلی [۱] [۲] برای خط لوله SAR ADC به کار گرفته‌شده است، اما برای رسیدن به سرعت بالا و وضوح بالا (> ۱۰ بیت) با توجه به نوسان کوچک سیگنال باقی‌مانده‌اش بیش‌ازحد مرزی است. از سوی دیگر، خط لوله چندمرحله‌ای، دارای مزایای به دست آوردن فضای بیشتر از طریق معاوضه بهتر در تخصیص وضوح هر یک از زیر مراحل که برای وضوح بالاتر بسیار مهم است، چندین تقویت‌کننده عملیاتی برای MDAC و مقدار نوسان باقیمانده است. بااین‌وجود، چندین تقویت‌کننده عملیاتی در ساختار خط لوله چندمرحله‌ای مرسوم اجتناب‌ناپذیر است، مگر اینکه روش به اشتراک‌گذاری زمان [۳] استفاده شود، که قابل‌استفاده برای خط لوله SAR ADC است.
همان‌طور که تکنولوژی سیلیکون به سمت مقیاس عمیق‌تر از زیر میکرون در حال حرکت است، طراحی تقویت‌کننده عملیاتی برای رسیدن به بهره بالای حلقه باز توسط بهره پایین ذاتی ترانزیستور و منبع ولتاژ سخت‌تر میشود. بنابراین، استفاده از یک تقویت‌کننده عملیاتی بهره کم با کالیبراسیون دیجیتال می‌تواند مزایا را از روند ریزمقیاس نمایی حفظ کند. چند تکنیک کالیبراسیون پس‌زمینه‌ای [۴] [۵] برای ADC خط لوله‌ای چندمرحله‌ای برای جبران بهره پایین تقویت‌کننده عملیاتی در حوزه دیجیتال ارائه‌شده است.
این مقاله در نشریه آی تریپل ای منتشر شده و ترجمه آن با عنوان تقویت کننده عملیاتی در سایت ای ترجمه به صورت رایگان قابل دانلود می باشد. جهت دانلود رایگان مقاله فارسی و انگلیسی روی عنوان فارسی (آبی رنگ) کلیک نمایید.
منبع:
A 12-bit 110MS/s 4-stage Single-Opamp Pipelined SAR ADC with Ratio-Based GEC Technique
چکیده
این مقاله نتایج طراحی نمونه اولیه بلوک IP یک مبدل آنالوگ به دیجیتال با تقریب متوالی (SAR ADC) را برای پیاده سازی با فن آوری 0.18 μm MMRF CMOS از شرکت UMC (تایوان) ارائه می دهد.
در درجه اول، واحد ADC در این مقاله با توجه به الزامات فنی بازخوانی دستگاه های الکترونیکی سیستم ردیابی سیلیکونی برای آزمایش ماده باریونی فشرده [Compressed Baryonic Matter] در دستگاه شتاب دهنده FAIR (www.gsi.de/en/research/fair.htm) طراحی شده است. هر چند، از این ADC می توان برای طیف وسیع تری از کاربردها هم استفاده کرد.
برای افزایش دقت و حصول اطمینان از قدرت تشخیص ADC از یک مقایسه کننده rail-to-rail استفاده شد. این ADC SAR بر روی تراشه ناحیه ای به مساحت 325 μm × 325 μm را اشغال می کند، ENOB برابر 6.88 بیت است، حداکثر DNL کمتر از 0.8 LSB و INL کمتر از 0.6 LSB است، فرکانس نمونه برداری 20 MHz، فرکانس ساعت 200 MHz و SNDR برابر 43.2 dB است. با این پارامترها ADC در ولتاژ تغذیه اسمی 1.8 V، در حدود 1.3 mA جریان مصرف می کند.
چکیده
موضوعی که در این مقاله به آن پرداخته میشود، مسائل تشخیص خطای اولیه سنسور برای گروهی از سیستم‌های غیرخطی با عدم‌قطعیت مشاهده‌گر غیرمنطبق است. تشخیص خطای منحصر به فرد مبتنی بر مشاهده‌گر مد لغزشی برای سیستم تکمیلی طراحی شده است که به همراه سیستم اصلی و خطای اولیه سنسور تشکیل است. پارامترهای طراحی شده با استفاده از تکنیک‌های فیلتر خط و LMI استفاده میشود تا این اطمینان حاصل شود که باقی مانده‌های تولیدی در برابر عدم قطعیت‌ها مقاوم، و حرکت لغزان با خطا از بین نمی‌رود. سپس سه سطح از آستانه‌های تطبیقی براساس دینامیک‌های مد لغزان مرتبه کاهش یافته پیشنهاد شده است که به طور موثر قابلیت شناسایی خطاهای اولیه سنسور را بهبود می‌بخشد. همچنین مطالعه موردی بر سیستم کششی در خط راه آهن سرعت بالا در چین ارائه شده است و اثربخشی طرح تشخیصی خطای اولیه سنسور را نشان خواهد داد.
چکیده
این مقاله ابتدا ولتاژهای تغذیه ورودی مورد نیاز برای پشتیبانی از جریان‌ها در حین خطاهای شبکه را در یک مورد ساده‌شده بیان می‌کند. در مرحله دوم با آنالیز و تحلیل، نقاط رزونانس در محل اتصال به شبکه محاسبه میشوند. تاثیر وضعیت ضعیف شبکه و تعداد زیاد اینورترها نیز ارزیابی میشوند. بمنظور تطبیق موضوع تئوری بر شرایط آزمایش اندازه‌گیری‌ها مرتبط با شرایط ولتاژ پایین (LVRT) و بهره‌برداری پایدار واحد فتوولتائیک در نظر گرفته شده‌اند. آنها شامل اندازه‌گیری‌ها از اینورتر تکی و همچنین از واحدهای بزرگ PV در محدوده مگاوات هستند.
چکیده
مدل های مرسوم پیش بینی کنترل گشتاور (MPTC) برای فاکتور وزن شار استاتور نیازمند تنظیم کار خسته کننده و زمان بر می باشند و تقریبا امواج گشتاوری بلندی را ارائه میدهد. برای حل این مشکلات این مقاله یک مدل پیشبینی کنترل شارMPFC) ( برای اداره و کنترل موتور القایی دو سویه اینورتر تغذیه پیشنهاد می کند. در MPFC) ( پیشنهادی منابع اندازه شار استاتور و گشتاور در مدل های مرسوم پیش بینی کنترل گشتاور به یک منبع معادل از بردار شار استاتور تبدیل شده اند. به عنوان تنها ردیابی خطا در بردار شار استاتور نیاز هست که در تابع هزینه استفاده از فاکتور وزن حذف شود . بردار و جهت ولتاژ بهینه بر اساس اصل به حداقل رساندن خطای شار استاتور انتخاب می شود و به سرعت بر روی بهینه سازی شده تعویض میشود به جای اینکه در شروع هر دوره کنترل انجام شود. (MPFC) پیشنهادی درصورت وجود یا عدم وجود تعویض سریع بهینه سازی شده در یک پردازنده سیگنال دیجیتال بی سیم 32بیتی اجرا می شوند و هر دوی آنها در جزئیاتی از جمله ریپل گشتاور ، هارمونیک های جریان و میانگین فرکانس سویچینگ با یکدیگر مقایسه میشوند. هر دو شبیه سازی دیجیتال و تست های تجربی بر روی موتور القایی دو سویه اینورتر تغذیه انجام شده اند و نتایج به دست آمده اعتبار موثر بودن روش پیشنهادی را تائیید می کند.
چکیده
در این مقاله، روش ها، تکنولوژی جدید، عملکرد، ملاحظات طراحی، توسعه های آینده و کاربردهای بالقوه ی جبران سازهای استاتیک توزیع (DSTATCOMs) مختلفی برای بهبود کیفیت توان مورد بررسی قرار می گیرد. این DSTATCOMs برای سیستم های سه فاز چهار سیمه و سه فاز سه سیمه ایجاد و در سیستم های توزیع نصب شده اند. این عمل برای کاربردهایی مانند جبران سازی توان رآکتیو، هارمونیک حذف ، متعادل کردن بار و جبران سازی جریان نول می باشد. این مقاله قصد دارد تا دیدگاهی وسیع در مورد DSTATCOMs را برای محققین، مهندسین و جامعه ای که با بهبود کیفیت توان سر و کار دارند، مورد بررسی قرار دهد. یک لیست طبقه بندی شده از آخرین تحقیقات منتشر شده نیز برای مرجع دم دست فراهم می شود.
خلاصه
بهینه سازی عملکرد شبکه های سیستم قدرت با استفاده از روش های مرسوم بدلیل ذات پیچیده سیستم های شدیدا غیرخطی و غیرثابت، بسیار دشوار است. در این بررسی یک کنترلر جریان ترکیبی انطباقی هیسترزیس فازی برای فیلتر قدرت فعال موازی (SAPF) ارائه شده است. ایده هیسترزیس انطباقی مرسوم با استفاده از کنترلر منطق فازی (FLC) ترکیبی شده است و امکان برطرف کردن عدم قطعیت در سیستم را فراهم کرده است. در واقع کنترلرهای تناسبی-انتگرالی (PI) در فیلتر فعال موازی مبتنی بر یک مدل خطی سازی شده هستند که در شرایط گذرا قادر به واکنش نیست. از سوی دیگر، قابلیت بکارگیری FLC در بسیاری از زمینه های مهندسی گسترش یافته و نتایج قابل قبولی در بسیاری از شرایط کاری فراهم می سازد و در دستیابی به شرایط عالی، مانند پایداری و صلب بودن برای هر سیستمی کمک می کند. تمامی این موارد در ایجاد انگیزه به منظور استفاده از FLC در کاربری های SAPF موثر بوده است. با بکارگیری یک باند هیسترزیس انطباقی فازی، فیلتر قدرت فعال (APF) تحت شرایط گذرا و مانا قابلیت جبران پذیری بی نظیری بدست می آورد. به منظور اعتبارسنجی روش ارائه شده، این سیستم بر روی یک شبیه سازی دیجیتال بلادرنگ پیاده سازی شده و نتایج مناسبی در تایید آن گزارش شده است.
چکیده
علی رغم توجهات اخیر به ترانزیستورهای الکتروشیمیایی ارگانیک (OECTs) به عنوان سنسورهای بیولوژیکی و شیمیایی، دانش اندکی درمورد نقشی که پارامترهای مواد و معماری در مشخص کردن عملکرد سنسور بازی می کنند، وجود دارد. ما از مدل سازی عددی برای برقراری قوانین طراحی در دو رژیم عملیاتی استفاده می کنیم. یافتیم که برای عملیات به صورت یک مبدل یون به الکترون، پاسخ OECT با استفاده از یک الکترود گیت که بسیار بزرگتر از کانال می باشد یا با استفاده از الکترود گیت قطبش ناپذیر، حداکثر شده است. بهبود رسانایی پلیمر و استفاده از یک هندسه ی کانال که عرض و ضخامت کانال را بیشینه و طول کانال را کمینه می کند، به افزایش پاسخ کمک می نماید. برای عملیات به صورت سنسور الکتروشیمیایی، حساسیت در OECTs با الکترودهای گیتی که کوچکتر از کانال هایشان هستند، حداکثر می شود. حساسیت می تواند با افزایش تحرک حامل شارژ و ظرفیت به ازای هر واحد سطحِ پلیمر رسانا و همچنین توانایی آن برای مورد نفوذ قرار گرفتن از طرف یون های الکترولیت، بهبود یابد. یک هندسه ی کانال که عرض کانال را حداکثر و طول کانال را حداقل کند نیز حساسیت را بهبود می بخشد.
چکیده
این مقاله منبع بندگپ و مدارات sub-BGR برای LSIهای نانووات را نشان میدهد. مدارات شامل یک مدار جریان مرجع نانوآمپری، یک ترانزیستور دوقطبی و ژنراتورهای ولتاژ متناسب با دمای خالص می‌باشند. مدارات پیشنهادی از استفاده از مقاومت‌ها اجتناب کرده و شامل تنها MOSFET و یک ترانزیستور دوقطبی است. به دلیل اینکه مدار sub-BGR ولتاژ خروجی ترانزیستور دوقطبی را بدون استفاده از مقاومت تقسیم می‌کند، می‌تواند با منبع زیر 1ولت کار کند. نتایج تجربی به دست آمده در تکنولوژی CMOS 0.18 میکرومتر نشان می‌دهند که مدار BGRمی‌تواند ولتاژ مرجع 1.09ولت و مدار sub-BGR ولتاژ مرجع 0.548 را تولید کند. اتلاف توان مدارات BGR و sub-BGR به ترتیب 100 و 52.5 نانووات می‌باشد.
