چکیده
یک ADC خط لوله کم توان، پر سرعت، توسط جایگزینی آمپلی فایرهای باقیمانده جلو دار با مدار بندی تیپ دلو پالسی و توسط جبران کردن خطاهای ورودی با استفاده از خطی سازی دیجیتال، پیاده می شود. ADC در CMOS 65 نانومتری پیاده سازی شده و 0.26 میلی متر مربع جا اشغال می کند. این در 200MS/s کار می کند، 11.5 Mw از یک منبع 1 ولتی مصرف کرده و به SNDR معادل 65 دسی بل در فرکانس های ورودی پایین و 57.6 دسی بل نزدیک نایکوئیست دست می یابد. Schreier FOM مبتنی بر SNDR متناظر به ترتیب 164.5 و 157 دسی بل است.
مقدمه
بیشتر توان در مراحل ADC خط لوله معمول توسط آمپلی فایرهای عملیاتی مصرف می شود که باقیمانده مرحله را تولید می کند. برای کاهش توان کل ADC، متدهای تقویت جدید کشف می شوند. در [1] یک مدار تیپ دلو برای فعال کردن تولید باقیمانده موثر استفاده می شود. اما، این طرح هنور به OpAmps کمکی برای ته نشانی دقیق و کامل متکی می باشد، این صرفه جویی های قابل دست یافت را محدود می کند. این کار بر مبنای [1]، توسط حذف OpAmps کمکی و به کار انداختن مدار در ولتاژ منبع پایین در یک فرایند خط-پالایش ، بهبود انجام می دهد. خطاهای باقیمانده نتیجه شده از حذف OpAmps از طریق خطی سازی دیجیتال نشانی دهی می شوند.
اصل اساسی مورد استفاده در مراحل خط لوله تیپ دلو، تقویت انتقال شارژ (بار) است، که این بار از یک خازن بزرگ به یک خازن کوچک منتقل می شود تا بهره ولتاژ به دست آید. عمل یک مدار تیپ دلو تقویت شده با OpAmp معمولی در شکل 1 الف دیده می شود. در حین ، ورودی روی نمونه برداری می شود، و در حین بار توسط اعمال کردن یک زمین مجازی در نود درون مجددا توزیع می شود. با بهره OpAmp بزرگ ، بهره ولتاژ نتیجه دقیقاً به نسبت تنظیم می شود. الزامی ترین جنبه این مدار این است که بار ورودی نمونه گیری شده، برای شارژ کردن خروجی دوباره استفاده می شود. این متفاوت از یک خط لوله خازن سوئیچ شده ی سنتی است، که هر مرحله یک بسته بار جدید از منبع گرفته و بار ورودی اش اساساً تلف می شود.
این مقاله در نشریه آی تریپل ای منتشر شده و ترجمه آن با عنوان خط لوله 12 بیتی در سایت ای ترجمه به صورت رایگان قابل دانلود می باشد. جهت دانلود رایگان مقاله فارسی و انگلیسی روی عنوان فارسی (آبی رنگ) کلیک نمایید.
منبع:
A 12-bit, 200-MS/s, 11.5-mW Pipeline ADC using a Pulsed Bucket Brigade Front-End
