خلاصه
کالیبراسیون پس زمینه دیجیتال به طور کامل قطعی برای ADC ها خط لوله ارائه شده است. روش پیشنهادی بر اساس مفهوم انشعابADC به کوتاه ترین زمان کالیبراسیون پس زمینه با دقت بالااست. روش میانگین شیب عدم تطابق در یک طرح کالیبراسیون چند مرحله ای استفاده شده است تا تشخیص خطاهای مدار بدون هر گونه عملیات تکراری و یا بازخورد حلقه ها انجام شود، که ارائه آن سریع و دقیق است. تجزیه و تحلیل رفتارشبیه سازی شده برای کالیبراسیون چند مرحله ای توسعه یافته کارایی این تکنیک و شایستگی خود را برتکنیک مبتنی برLMS نشان میدهد. ملاحظات عملی در نظر گرفته شده وکالیبراسیون ارائه شده بر روی یک CMOS 40 نانومتر 200Ms/sاعمال شده است. نتایج شبیه سازی شده چرخه کالیبراسیون بسیار سریع را نشان می دهد ، که در آن ADC به بیش از 11 ENOB در کمتر از 1600 چرخه کلاک رسیده است.
1. مقدمه
مبدل های آنالوگ به دیجیتال با کارایی بالانیازمندند که پردازش های دیجیتالی را برای ورودی RF در سیستم های ارتباطی پهن باند تا حد امکان فشرده کنند. این کارانعطاف پذیری بالاتر و سطح ادغام بالاتر باراندمان مصرف انرژی بهتر را قادر می سازد دارد[1].برای عملکردهایی با سرعت بالا و وضوح بالا،Pipeline ADC مناسب ترین معماری را ارائه می دهد که در شکل 1برای ADC 12بیتی نشان داده شده است.این یک چندی کننده (quantizer) دامنه چند مرحله ای است که دیجیتال کردن توسط خط لوله کردن تعدادی از از مراحل مشابه یا یکسان انکدرهای آنالوگ به دیجیتال کیفیت پایین انجام شده است که مبدل های پایه (sub-converter) آنالوگ به دیجیتال (ADSC) نامیده میشوند.خروجی ADSC هرمرحله خط لوله با سیگنال ورودی اش توسط مبدل آنالوگ به دیجیتال ضرب کننده(MDAC) پردازش شده است،که با مبدل انالوگ به دیجیتال پایه (ADSC) ترکیب شده،تفریق و تقویت در مدار خازن سوئیچ شده (SC) انجام می شود.دقت MDAC به بهره بالای تقویت کننده در سرعت مورد نیاز ADC بستگی دارد.طراحی سریع تقویت کننده با بهره بالا، با پیشرفت فن آوری پیچیده تر و توان نا کارامدتر می شود،که ویژگی طول ترانزیستور را برای سرعت های بالاترکاهش می دهد که در عملکرد آنالوگ کمتر و استفاده از ولتاژ کمتر هزینه بر است.
یک روش کارآمد برای قدرت نفوذ وضوح موثر آنالوگ در سرعت بالا استفاده از تقویت کننده ها با بهره پایین است که برای درجه بندی صحیح برای رفع محدودیت مدار آنالوگ استفاده می شود[2]. این روش به خوبی با روند تکنولوژی که در آن پردازش دیجیتال در حال سریعتر شدن و کارایی توان بیشتر است، مطابقت دارد.درجه بندی دیجیتال را می توان با ایجاد وقفه در عملکرد طبیعی ADC در پیش زمینه،یا می توان با اجرا تبدیل نرمال ADC در طول پس زمینه، انجام داد.درجه بندی پس زمینه عملکردADC بدون درز و انحراف کارایی مسیرها در سراسر تغییرات دما را ضمانت می کند،که ارائه درجه بندی قوی و موثر است. در میان تکنیک های درجه بندی پس زمینه های مختلف، درجه بندی ADC دو بخش شده است یکی که در [3] معرفی شده ودیگری به عنوان تکامل یک روش قطعی و عملی برای درجه بندی ADCها با سرعت بالاست. بر خلاف روش های دیگر [4] - [6]، درجه بندی ADC محدوده دینامیکی سیگنال ورودی را حفظ می کند، سنجش و تصحیح خطارا فراهم می کند، و چرخه کالیبراسیون در یک زمان بسیار کمتر و انجام می شود.یک روش جالب از ADC دو بخشی در [7] ارائه شده است که درجه بندی خطاهای MDAC را به سرعت انجام می دهد. این روش در [8] بیشتر توسعه یافته ، که درجه بندی سریع تر و دقیق تری را با استفاده از میانگین عدم تطابق شیب (SMA) به منظور تصحیح بهره محدود تقویت کننده ها و نمونه برداری خازن عدم تطابق را می دهد.
این مقاله در نشریه آی تریپل ای منتشر شده و ترجمه آن با عنوان کالیبراسیون چند مرحله ای در سایت ای ترجمه به صورت رایگان قابل دانلود می باشد. جهت دانلود رایگان مقاله فارسی و انگلیسی روی عنوان فارسی (آبی رنگ) کلیک نمایید.
منبع:
Split ADC Based Fully Deterministic Multistage Calibration for High Speed Pipeline ADCs
