عنوان فارسی مقاله: |
حلقه قفل فاز (PLL) بر اساس حذف هارمونیک های انتخابی برای کاربردهای بهره برداری |
عنوان انگلیسی مقاله: |
Phase-Locked Loop Based on Selective Harmonics Elimination for Utility Applications |
چکیده
حلقههای قفل شده فاز (PLL) به طور گسترده در تجهیزات الکترونیکی متصل به شبکه کاربرد دارند. استفاده از یک اسیلاتور کنترلشده با ولتاژ مربعشکل به جای بک اسیلاتور سینوسی نیاز به یک ضربکننده را کاهش داده، منجر به یک الگوریتم ساده PLL میشود که برای پردازندههای کمهزینه نیز مناسب است. علیرغم سادگی آن، ولتاژهای معوج شبکه باعث خطای حالت دائم فاز میشوند. این مقاله کاربرد یک شکلموج مربعی اصلاحشده را ارائه میدهد که از روش حذف هارمونی انتخابی (SHE) بدست آمده است تا مشکل خطای فاز حل شود. نتایج شبیهسازی و تجربی تستهای حالت دائم و گذرا ارائه میشوند تا اعتبار روشهای تکفاز و سهفاز SHE-PLL به اثبات برسد. تستهای انجام شده با یک آرایش درگاه قابل برنامهنویسی (FPGA) نشان میدهند که پاسخ دینامیکی روش ارائه شده مشابه PLL کلاسیک است اما پیکربندی سادهای دارد.