چکیده
یک مبدل آنالوگ به دیجیتال 12 بیتی دوکاناله 210MS/s (ADC) که روی معماری تقریب متوالی لوله ای بکار برده شده ارائه می شود. ADC به 3 مرحله، با انتقال باقیمانده غیر فعال بین مراحل اول و دوم و تقویت باقیمانده فعال بین مراحل دوم و سوم افراز می شود. ADC 5.3 m W از یک منبع 1 ولتی مصرف کرده و به SNDR 63.48 دسی بل در یک ورودی 5MHZ و 60.1 دسی بل نزدیک نرخ نایکوییست دست می یابد.
مقدمه
تقاضا روی ADC های رزولوشن-بالا پر سرعت، کم توان با تعدد کاربردها افزایش یافته که این نیاز به پهنای باند سیگنال عریض تر می باشد. برای رعایت مشخصات، ADC های لوله ای معمولا برای سرعت عالی تر مورد استفاده قرار می گیرند. بعبارت دیگر، با کم کردن مقیاس فناوری های CMOS، SAR ADC ها جای ADC های لوله ای را گرفته اند، بخاطر کارایی توان فوق العاده ای که دارند. وای عملکرد SAR ADC ها محدود است به دلیل نویز مقایسه کننده و تبدیل چرخش بیتی سریالی.
این کار از یک معماری SAR خط لوله ای برای بهبود گذردهی و همچنین تخفیف و کاهش پیش نیاز طراحی مقایسه کننده استفاده می کند. برای حداقل کردن تعداد OP AMP خورنده توان در امتداد مسیر سیگنال، SAR ADC های لوله ای معمولی عموماً از یک طرح 2 مرحله ای استفاده می کنند که نیازمند فقط یک OP AMP برای تقویت باقیمانده می باشد. یک متد انتقال باقیمانده غیر فعال در این کار پیشنهاد می شود تا عمل لوله کاری شده از 2 به 3 مرحله بسط یابد در حالیکه کارایی توان حفظ می شود. در ضمن، سه مقایسه گر میان مراحل چرخش داده می شوند تا شرط طراحی افست (انحراف) راحت شود.
این مقاله در نشریه آی تریپل ای منتشر شده و ترجمه آن با عنوان انتقال باقیمانده غیر فعال در سایت ای ترجمه به صورت رایگان قابل دانلود می باشد. جهت دانلود رایگان مقاله فارسی و انگلیسی روی عنوان فارسی (آبی رنگ) کلیک نمایید.
منبع:
A 12-bit 210-MS/s 5.3-mW Pipelined-SAR ADC with a Passive Residue Transfer Technique
