چکیده
در این مقاله یک مبدل آنالوگ به دیجیتال با توان پایین (ADC) ارائه شده است که براساس روش راه اندازی خط لوله بکار رفته در معماری SAR (رجیستر تقریب متوالی) می باشد. این ساختار یک SAR ADC خط لوله دو مرحله ای می باشد که دارای کانال های نامتقارن TI (جاداده شده در زمان) می باشد، که هدف آن دستیابی به نرخ بالای نمونه برداری تا حدود سه برابر یک SAR ADC معمولی می باشد، و در عین حال دارای مزیت مصرف توان پایین و ناحیه کوچک باشد. به منظور طراحی یک مبدل دقیق، سرعت بالا و با توان پایین، از تبدیل منفعل باقیمانده بدون استفاده از آمپلی فایر میانی و مشارکت سمفونیک مراحل استفاده شده است. در معماری پیشنهادی، در طول فرآیند تبدیل، هر نمونه سیگنال تجربه ای مشابه آفست مقایسه کننده دارد، که دلیل آن به خاطر عملیات جدیدی است که اعمال شده است، بدون آنکه شماتیک چرخش مقایسه کننده یا حالت افزونگی اضافه گردد. براساس معماری پیشنهادی، یک ADC هفت بیتی با نرخ نمونه برداری 83 MS/s طراحی شده است و عملکرد آن با نتایج شبیه سازی طرح قبلی در یک تکنولوژی 180-nm CMOSمورد بررسی قرار گرفته است.تحلیل سطح سیستم و تائیدیه های شبیه سازی هردو نشان دهنده برتری معماری پیشنهادی نسبت به دیگر معماری های مشابه SAR می باشند.
1. مقدمه
مبدل آنالوگ به دیجیتال (ADC) یکی از بلاک های کلیدی سیستم های سیگنال ترکیبی می باشد. این مبدل بایستی با توجه مصرف توان و عملکرد، به صورت بهینه طراحی شود. به منظور برآوردن الزامات مختلف از جمله سرعت بالا، مصرف توان و رزولوشن، معماری های مختلف ADC مثل خط لوله، فلش، فولدینگ و رجیستر تقریب متوالی (SAR) ارائه شده است. SAR ADC به عنوان یک معماری سرعت بالا، توان پایین و با پیچیدگی کم شناخته شده است، زیرا برای تعیین N بیت ورودی آنالوگ، در طول N سیکل ساعت تنها از یک مبدل استفاده می کند{1،2}. این ویژگی موجب می شود تا SAR ADC تبدیل به یکی از معروفترین معماری ها برای برنامه های بیسیم، پزشکی و برنامه های مدرن سیار تبدیل شود. علاوه بر این، مقیاس بندی CMOS موجب افزایش نرخ نمونه برداری و کاهش مصرف توان SAR ADC ها شده است، که در اینجا ADC های لوله گذاری شده جایگزین شده است و دلیل آن به خاطر پهنای باند بیشتر سیگنال ورودی می باشد{3،4}.
به منظور دستیابی به عملکرد موردنظر ADC، تحقیقات معمولاً بروی ارتقا تکنیک های مدار و یا ارائه معماری های جدید تمرکز دارند. مزایای SAR ADC موجب شده است که به گزینه جذابی برای ارائه معماری های ترکیبی جدید تبدیل شود{5-18}. این معماری ها برای افزایش نرخ نمونه برداری و یا رزولوشن SAR ADC از تکنیک های مختلفی استفاده می کنند، و در عین حال از مزیت مصرف توان نیز بهره مند می باشند. ADC های IT و لوله گذاری شده مبتنی بر SAR، متداول ترین معماری می باشند که توسط بیشتر تکنیک های سیستماتیک ارتقا یافته، پشتیبانی می شوند.
این مقاله در نشریه اسپرینگر منتشر شده و ترجمه آن با عنوان روش لوله کشی در سایت ای ترجمه به صورت رایگان قابل دانلود می باشد. جهت دانلود رایگان مقاله فارسی و انگلیسی روی عنوان فارسی (آبی رنگ) کلیک نمایید.
منبع:
Pipelining method for low-power and high-speed SAR ADC design
