چکیده

          این مقاله نتایج طراحی نمونه اولیه بلوک IP یک مبدل آنالوگ به دیجیتال با تقریب متوالی (SAR ADC) را برای پیاده سازی با فن آوری 0.18 μm MMRF CMOS از شرکت UMC (تایوان) ارائه می دهد.

        در درجه اول، واحد ADC در این مقاله با توجه به الزامات فنی بازخوانی دستگاه های الکترونیکی سیستم ردیابی سیلیکونی برای آزمایش ماده باریونی فشرده [Compressed Baryonic Matter] در دستگاه شتاب دهنده FAIR (www.gsi.de/en/research/fair.htm) طراحی شده است. هر چند، از این ADC می توان برای طیف وسیع تری از کاربردها هم استفاده کرد.

          برای افزایش دقت و حصول اطمینان از قدرت تشخیص ADC از یک مقایسه کننده rail-to-rail استفاده شد. این ADC SAR بر روی تراشه ناحیه ای به مساحت 325 μm × 325 μm را اشغال می کند، ENOB برابر 6.88 بیت است، حداکثر DNL کمتر از 0.8 LSB و INL کمتر از 0.6 LSB است، فرکانس نمونه برداری 20 MHz، فرکانس ساعت 200 MHz و SNDR برابر 43.2 dB است. با این پارامترها ADC در ولتاژ تغذیه اسمی 1.8 V، در حدود 1.3 mA جریان مصرف می کند.

1. مقدمه

       در ساختمان مدارهای مجتمع با کاربرد خاص (ASIC) برای سیستم های مختلف، آشکارساز بازخوانی اطلاعات یکی از بلوک های مهم مبدل های آنالوگ به دیجیتال (ADC) است. به طور خاص، ADC ها برای سیستم های داده - محور چند کانالی برای جمع آوری و پردازش داده ها با عملکرد غیر تصادفی سازی [derandomization] آنالوگ مورد نیاز هستند، که در [1]، [2] برای آزمایش CBM در مرکز شتاب دهنده بین المللی FAIR طراحی شده اند.

         الزامات اصلی یک ADC برای این کاربرد عبارتند از: ناحیه کوچک اشغال شده روی تراشه، مصرف توان کم و سرعت متوســط (10 - 100 MS/s). به منظور برآوردن الزامات فنی برای دستگاه های الکترونیکی بازخوانی سیستم ردیابی سیلیکونی CBM، از معماری خط لوله ای [pipeline] و ADC با تقریب متوالی به عنوان محبوب ترین راه حل ها استفاده می شود [3]. در مقایسه این دو معماری از تعدادی از آثار مدرن [4-7]، به نظر می رسد، مبدل آنالوگ به دیجیتال با تقریب متوالی (SAR) نسبت به ADC خط لوله ای، به دلیل مصرف توان بیشتر و ناحیه بزرگتر بر روی تراشه با معماری ADC خط لوله ای، برای سرعت های نمونه برداری در محدوده متوسط برتر باشد[3].

این مقاله در نشریه آی تریپل ای منتشر شده و ترجمه آن با عنوان توان کم مصرف در سایت ای ترجمه به صورت رایگان قابل دانلود می باشد. جهت دانلود رایگان مقاله فارسی و انگلیسی روی عنوان فارسی (آبی رنگ) کلیک نمایید.
منبع:

Area-efficient Low-Power 8-Bit 20-MS/s SAR ADC in 0.18μm CMOS