عنوان فارسی مقاله:

طراحی یک latch چفت شده کم هزینه و با تشعشع قابل اطمینان بالا توسط فناوری 66nm CMOS

عنوان انگلیسی مقاله:

Low cost and highly reliable radiation hardened latch design in 65 nm CMOS technology


برای دانلود رایگان مقاله انگلیسی طراحی یک latch چفت شده کم هزینه و با تشعشع قابل اطمینان بالا توسط فناوری 66nm CMOS و خرید ترجمه فارسی آن با فرمت ورد اینجا کلیک نمایید

 





جستجوی ترجمه مقالات بر اساس کلمات کلیدی



نمونه متن ترجمه

خلاصه

از انجاییکه فناوری در حال کاهش سطح مقیاس عناصر و المان ها است، خازن گیت (Gate Capacitance) و شارژ ذخیره شده در نود ها (گره – نقاط) حساس به سرعت در حال کاهش است که سبب می شود مدار های CMOS به تشعشع (تابش) ایجاد شده توسط خطا های نرم (کم شدت) بسیار اسیب پذیر باشند. در این مقاله یک latch چفت شده (hardened) کم هزینه و با تشعشع با قابلیت اطمینان بالا با استفاده از فناوری تجاری 65 nm CMOS پیشنهاد داده شده است. این latch پیشنهادی می تواند به طور کامل اشفتگی رویداد منفرد (SEU) را هنگامی که ذره با یکی از نود هایش برخورد می کند به طور کامل تحمل می کند. علاوه بر این latch پیشنهادی می تواند به طور موثری گذرایی رخداد منفرد (SET) ورودی را پوشش دهد (بپوشاند). مجموعه ای از شبیه سازی های HSPICE پس از اتمام طراحی به منظور ارزیابی مدار latch پیشنهادی و همچنین مدار های latch طراحی شده قبلی در مقالات انجام شده است و نتایج مقایسه ای ان ها در میان latch های نوع 4 نشان می دهد که latch پیشنهادی حداقل به میزان 39 درصد در مصرف توان صرفه جویی می کند و همچنین به میزان 67.6 درصد از محصول تاخیر توان می کاهد. علاوه بر این latch پیشنهادی دارای رتبه دوم از نظر کمترین میزان سربار محیطی است و امکان رقابت با latch های نوع 4 را از نظر تحمل چندین اشتفتگی رخداد منفرد (SEMU) دارد. در نهایت تاثیرات پردازش، ولتاژ منبع تغذیه و تغییرات درجه حرارت بر روی latch پیشنهادی و همچنین latch های پیشین مورد بررسی قرار گرفته است.